Speaker
Description
In un contesto in cui il calcolo scientifico si sta muovendo verso l'eterogeneità con l’utilizzo di acceleratori hardware come: GPU, TPU, l’utilizzo di acceleratori basati su FPGA (Field-programmable gate array) assume un valore aggiuntivo per via delle caratteristiche intrinseche di riprogrammibilita’ di questi dispositivi.
L’integrazione di questi dispositivi nei software degli esperimenti già esistenti rappresenta una sfida principalmente per il grado di complessità che si incontra nella creazione dei firmware.
Alcuni progetti ([1,2]) mirano alla semplificazione di questo processo e provano a rendere più armonioso l’utilizzo di queste nuove tecnologie.
In questa presentazione illustreremo la nostra esperienza nella creazione di firmware per processori ibridi (ARM+FPGA) che fungano da acceleratori custom per applicazioni standard.
L'obiettivo ultimo di questa attività è quello di sviluppare uno stack hardware/software [3] che permetta di affrontare le nuove sfide per il calcolo, come ad esempio: l’efficienza energetica ed il Von Neumann bottleneck, che renda sempre più accessibile l’utilizzo di FPGA in una modalita’ vendor-indipendente.
Nel corso della presentazione descriveremo una serie di benchmark sia in termini di efficienza computazionale che energetica. Infine presenteremo anche alcuni possibili sviluppi volti all'integrazione di tutti questi sistemi con il moderno approccio cloud based.
Refs:
[1] Alpaka
DOI: 10.1109/IPDPSW.2016.50
[2] Kokkos: Enabling performance portability across manycore architectures
DOI: 10.1109/XSW.2013.7
[3] BondMachine, a moldable computer architecture
DOI: 10.1016/j.parco.2021.102873
