Mirko Mariotti
(Istituto Nazionale di Fisica Nucleare)
23/06/2025, 12:30
https://github.com/FPGA-course-2025/day1
Andrea Triossi
(Universita` degli Studi di Padova)
23/06/2025, 15:30
Basic examples of combinatorial functions in VHDL. VHDL types and type conversions
Andrea Triossi
(Universita` degli Studi di Padova)
23/06/2025, 17:00
Basic examples of combinatorial functions in VHDL. VHDL types and type conversions
Andrea Triossi
(Universita` degli Studi di Padova)
24/06/2025, 09:30
Case study: the adder. Simulation of VHDL code through test bench
Andrea Triossi
(Universita` degli Studi di Padova)
24/06/2025, 11:30
Sequential circuits in VHDL Example of sequential circuits: flip-flop, latch, shift register, counter. Reset circuit strategies. Flash Programming
Andrea Triossi
(Universita` degli Studi di Padova)
24/06/2025, 14:30
Synchronous logic design. Inference in VHDL. State machines
Andrea Triossi
(Universita` degli Studi di Padova)
24/06/2025, 17:00
How to place a debugger on the design: pre and post synthesis
Andrea Triossi
(Universita` degli Studi di Padova)
25/06/2025, 09:30
Interface of the Arty A7 board. Introduction of the RS232 standard.
Andrea Triossi
(Universita` degli Studi di Padova)
25/06/2025, 11:30
Implementation and simulation in VHDL of a UART receiver unit
Mirko Mariotti
(Istituto Nazionale di Fisica Nucleare)
25/06/2025, 17:00
Mirko Mariotti
(Istituto Nazionale di Fisica Nucleare)
27/06/2025, 14:30
Andrea Triossi
(Universita` degli Studi di Padova)
How to place a debugger on the design: pre and post synthesis