--- giulio
errore nel TDC, ambiguità nel clock
è stato effettivamente visto in simulazione
dovuto a un segnale incriminato che fa latch del coarse counter
modifica già dento, analizzato in simulazione e tutto ok.
questo verrà corretto nel V3
fare una prova con iterpolation factor a 128 non dovrebbe essere troppo importante
--> bassa priorità
clock a 390 MHz
il chip risponde
i dati escono dal serializzatore
ma bisogna controllarlo ancora
qualche effetto inatteso nei TDC
consumo lineare con il clock --> 25% in più
Richard ha usato la stessa FPGA
ToT
quando si utilizza il chip in ToT ci sono dei dati singoli non accoppiati
individuato problema nel codice (Fake Trigger)
nei dati
--- fare test più complicato
resettare contatore coarse counter in modo che non vada mai in rollover
la cosa succede quando scatta un rollover
ToT mixed events, rising and falling edge not consecutive in data stream
- a different mechanism for V3
ALCOR packaging
Europractive, non fornisce direttamente servizio packaging BGA
packaging QFN costa poco, ma troppi pochi pin
ALCORv2 --> 126 pads (32 cananli)
ALCOR64 --> 256 pin
PBGA (256 canali) hai i pin passanti, 2x2 cm
--> no buono
QFP 208 pin
per fare le cose fatte bene, BGA flip-chip
inconveniente sono i costi, Europractice si appoggia a ditte esterne
--> 20-50 kEUR per disegnare substrato
--> costi non ripetibili 50-200 kEUR
--> costo per chip (non si sa)