Choose timezone
Your profile timezone:
Powered by Indico
v3.3.3
=====
===== Riguardo a modularita' del sistema di readout basato su Felix e VLDB+ [~20 Ott 2022]
===========================================================================
Marianna:
Another curiosity about modularity: with the felix - vldb+ system, how many modules per felix card can be read?
Paolo:
With VLDB+ you can read 7 links at 1.28 Gbps
In the EC, the ITkPixV1 quad modules use one or two links at 1.28. So you can read 3 or 6 EC quads
With RD53A the situation is different. RD53A has no link aggregation, so minimum is 1 link per FE.
With a single VLDB+ you can read 1+3/4 quads @ 1.28 Gbps. of course more if you select 640 or 320 Gbps.
Antoniosidoti:
but with BoB can you read 7 links at 1.28 Gbps?
Paolo:
yes
Stefania:
why 7 links @1.28 Gbps ? In the BoB there are 2 connectors 4x1p28Gbps.
Paolo:
The lpGBT has only 7 e-links at 1.28 (the fiber is operated at 10 Gbps).
So one pair of the second DP connector of the BoB is not connected.
Moreover in general we use only 6 links per lpGBT in the detector,
so if you use real data PP0 it will be impossible to use the seventh link
(but it's possible with the BoB and the DP cables).
Stefania:
To read a module with Felix (VLDB+ and BoB) the twinax data cable must be connected to the 1DP interface card,
is that correct ?
Paolo:
Correct. This only give access to one link per FE, so you cannot test all the links in this way.
But you can read one link per FE.
====
==== Riguardo a Module testing, procedure e versione del software YARR [~20 Ott 2022]
======================================================================
- da Anna Petri (Milano, Module testing site)
---------------------------------------------
Configuration file for FE chip; how to get/reconstruct them
-----------------------------------------------------------
Nel production DB, i chip di FE in ogni bare-module (modulo senza il flex) sono elencati in maniera casuale
(o meglio non e' garantito che siano elencati nell'ordine che corrisponde alla posizione del chip nel modulo).
Per conoscere quale chip ID (1, 2, 3, 4) compete a un certo chip ID bisogna chiedere a chi ha prodotto il modulo.
Non sempre nel PDB sono caricati i file di configurazione dei chip.
Se esistono possono essere scaricati a mano o con il tool automatico del sw YARR.
Tipicamente chi costruisce il modulo fornisce i files di configurazione dei chip (peer to peer communcation !!!)
Nel nostro caso, e' opportuno sentire francesco.guescini@cern.ch MPI.
A Milano usano chiamare i files di configurazione dei chip e il "Name" del chip nel file con l'ID ATLAS completo:
per esempio 20UPGFC0012359. C'e' ancora confusione, ogni sito usa una convenzione diversa (vedi B. Smart @ Bonn Itk-week).
About chip trimming:
VREF_ADC -> AdcRefTrim. In https://travelling-module.readthedocs.io/en/latest/procedure/#trim) this parameter is discussed as critical one in order to get a proper answer from a FE. However, in section 4.3.1 of ATL-COM-ITK-2020-020 there’s no mention
of the trimming of VREF_ADC. Values of IrefTrim are available in the PDB for each FE. Should I use them in the FE config files ? In the past with the digital quad (Argonne), I didn’t copy in the config file for each chip the values of IRefTrim available in the production DB.
From Anna: Yes, you should use the ones from the PDB. However, I forgot to mention that the VDDA is likely not the one from the PDB, as pull-up resistors were added after assembly, changing this value. You must trim the VDDA again. Honestly, we always cross check VDDD and VDDA, because they are often slightly different from those in PDB. You can use PDB values, except for chips 2 and 4, which are those with pull-up resistors.
Moving from running the Chips one by one to run them all together
-----------------------------------------------------------------
- Version of Yarr software master, corresponding currently (20 Oct 2022) to v1.3.1.
This works very well for all routine procedures involved with module testing in production,
both reading the FE one by one, and reading them all together (enabling them all).
Notice that a version of YARR typically goes with the corresponding version of the fw !!!
NEED to understand which one we currenty use with Yarr1.2 and what's the version required with Yarr1.3.1
Leggere tutti i chip insieme funziona bene cosi' come leggerli uno alla volta se nessun FE e' problematico.
Se si incontrano problemi conviene leggere un solo chip alla volta.
4DP interface card vs 1DP
-------------------------
L'uso dell'una o dell'altra carta richiede una configurazione della spec differente;
in YARR v.1.3.1 ci sono i seguenti files:
specCfg-rd53a-4x3.json to be used with 4DP adapted card
specCfg-rd53a-16x1.json to be used with 1DP adapter card
(Check Additional configuration changes for quad modules in https://yarr.web.cern.ch/yarr/rd53a/#tuning-routine)
Inoltre i files di configurazione dei FE hanno 2 parametri differenti (tra 4DP e 1DP) che sono
‘OutputActiveLanes’ and ‘CmlEn’ da settare a 7 in caso di 4DP e 1 per 1DP (cosa gia' nota).
In COM-ITK-2020-020 I read: set in each FE config file ChipId00 according to wirebonding map (GA1-1, GA2-2, GA3-3, GA4-4 for 4 DP and 8 for broadcast for 1DP adapter board) .... What's the meaning of "and 8 for broadcast for 1DP adapter board".
In other words, what are the values of chip-id to be set in the FE config files when using a 1DP card ? I think Anna told me the same as when using the 4DP card; so what's of "and 8 for broadcast for 1DP adapter board".
From Anna: 2) See https://yarr.web.cern.ch/yarr/rd53a/. We use 8 for SCC and 1-4 for quads and triplets, regardless the DP. I've never tested a quad setting chipID 8.
SCAN e procedure effettuate a Milano (module prod site) di routine + problemi tipici
-----------------------------------------------------------------
Polarizzando il sensore a -100 V.
=================================
- Noise scan (in assenza di sorgenti di radiazione):
serve a produrre la maschera per i pixel rumorosi, da utilizzare in seguito negli scan sotto sorgente.
- Disconnected bumps scan (per induzione di segnali dai 4 pixel adiacenti):
veloce, semplice - conviene farlo - ma non troppo preciso;
In particolare, se questo segnale la presenza di aree discinnesse conviene effettuare uno scan con sorgente,
che e' piu' sensibile
- Source scan (Noise scan sotto irraggiamento da X-ray o sorgente) potrebbe confermare la presenza di aree disconnesse, ma spesso riqualifica come OK aree che appaiono problematiche nel Disconnected bumps scan
Polarizzando il sensore a +1 V.
=================================
- Forward bias threshold scan:
Threshold scan con HV = 1 V (normalmente a -100 V) - direct polarization !!!!
Problemi tipici:=================================
Talvolta (soprattutto con i sensori thin) non si riesce a operare a -100 V (gia' in regime di breakdown).
La curva IV del sensore e' disponibile (mi pare) sul PDB, ma comunque va rifatta.
Gli scan vanno quindi effettuati a -100 V o alla tensione negativa piu' alta sostenibile dal sensore.
NOTA: noi lavoriamo con
-----------------------
>>> 4DP card, Ohio card + PileUP, Yarr v1.2 e Yarr FW (version ?) on felix-server
>>> BoB (a cui si potrebbe collegare l'uscita della 1DP card) + VLDB+ + Felix card + FW for felix + Yarr (which version, master of June) on flx03
Domanda: ha senso, utilita', passare a usare la 1DP card su felix-server ? richiede ancora un'altra versione del Yarr FW da compilare. E' passo intermedio utile per la diagnostica ... ?
SCAN e procedure effettuate a RAL (loading site) per Ring 1 (da B. Smart @ Bonn ITK-week )
-----------------------------------------------------------------
Sono descritte in
https://indico.cern.ch/event/1179940/contributions/5037407/attachments/2508445/4310954/ATLAS_ITk_Ring1_Ben_Smart_14_19_22.pdf
Presentazione interessantissima da usare come riferimento e da cui copiare per il nostro caso.
----------------------------------------------------------------------------------------------