Stato R&D su SVT-SuperB e prospettive future in Belle2

Pixel R&D Network Meeting Milano 27-28 Marzo 2013

- 1. VXD in Belle2: pixel (PXD) + strip (SVD)
- 2. Possibile contributo italiano per VXD Day1
- 3. Criticita' di VXD e prospettive per upgrade in Belle2
- 4. Stato dell'R&D sulle varie opzioni per SVT-SuperB



Giuliana Rizzo Universita' & INFN Pisa



Pixel R&D Network Meeting - 27-28 Marzo 2013

Impressioni dal General Meeting Belle2 Marzo (F.Forti)

Impressioni generali

- Collaborazione aperta e con basso impatto di "politica"
- Felici che ci uniamo a loro
- Approccio pragmatico e pratico ai problemi
 - "Facciamo e poi aggiustiamo piuttosto che ottimizziamo fino alla vite prima di fare"
- Abbastanza onesti sui problemi e debolezze
 - Fase avanzata di costruzione, ma ancora molto molto da dire e da fare
- Possibile contributo importante, non solo "di aiuto e servizio". Utile per il successo del progetto.
 - Day1: un po' di hardware, molto software
 - Phase 2: R&D + pezzi più grossi e rilevanti

18/03/13

F.Forti - Partecipazione Belle2

Pixel R&D Network Meeting - 27-28 Marzo 2013

3

Dal talk di Ushiroda

Issue 1

What are the tasks to be shared with talented and motivated people from SuperB?

- We are in construction phase of Belle II
- There must be no negative impact on our Day 1
 - R&D items for SuperB will never be our option for Day 1
- There are still tasks in short of manpower
 - Less in sensors/hardware, more in readout/software
- + their sophisticated ideas toward possible Belle II phase 2 (?)
 - Endcap calorimeter upgrade is one important but pending item
 - Let's start *talking* about "phase 2". More discussions toward/ in July B2GM.

	•Qui nessuna menzione di upgrade del vertice, ma anche in Belle2 c'e' la percezione che i pixel potrebbero necessitare un upgrade
	\rightarrow Nella sessione di PXD c'era un talk su SOI
F.Forti -	pixels come possibile tecnologia per upgrade

2013/3/4

/03/13

Schedule

- Inizio 2015: Fasci circolanti senza detector e senza final focus (QCS)
- Fine 2015: Run di collisioni, ma senza SVD
- Ottobre 2016: Physics run con detector completo
- PXD+SVD ready @ KEK mid 2015
- Dettagli:
 - <u>https://docs.google.com/spreadsheet/pub?</u>
 <u>key=0Ap1uZWWWy6I0dFp5ZzIMRllsTU9DM1Y1ZjBaN1o3NUE&gid=19</u>



SuperKEKB luminosity projection









C. Kiesling, PXD-Session, 14th B2GM, KEK, Mar. 4-7, 2013

Pixel R&D Network Meeting - 27-28 Marzo 2013



PXD Project - Layout





Pixel R&D Network Meeting - 27-28 Marzo 2013

4 layers with DSSD, each individual sor readout with APV25 chins OAW \mathcal{B}

Origami Chip-on-Sensor Concept

APV25 Kapton (thinned to 100pm)double-sided readout

 \mathcal{B}

Belle II

MEPH

stitute of High Energy Physics

Flex fanout pieces wrappedset opposite side

OAW

≣ SVD



Origami Prototype Modules

Single Origami module

Institute of High Energy Physics

= S1

 \mathcal{B}



≣ SV

Double Origami module



APV25 (thinned to 100µm) Kapton Airex

Sensor

 \mathcal{B}

Belle II

≣ SVD

4 layers with DSSD

- Individual sensors readout with APV25 chips, to reduce capacitive load
- Origami chip-on sensor for central detector in L4-5-6
- Layer3 and Forward/Backward sensor in L4-5-6 have more conventional structure with chips on PCB hybrid



Adopted for central sensors in L4-5-6

 \mathcal{B}

Origami Chip-on-Sensor Concept

- Low-mass double-sided readout
- Flex fanout pieces wrapped to opposite side
- All chips aligned on one side \rightarrow single co HEPHY





Possibile partecipazione a Belle2

- Task list fornita da Belle2 in
 - <u>https://agenda.infn.it/materialDisplay.py?</u> <u>contribId=0&materialId=2&confId=6095</u>
- Alcuni items gia' individuati in VXD:
 - Collaborazione assemblaggio ladders SVD
 - Forward/backward sensors for slanted layers (4-5-6) with simple layout (no origami)
 - Tracking
- Possibile collaborazione test sensori Micron wedge?
- Valutare la possibilita' di realizzare un modulo a striplets o strip r-phi – z con APV25, utile come backup solution in caso di non funzionamento DEPFET!
- R&D su possibile upgrade per PXD (next slides)

"Debolezze" di PXD in Belle2 (I)

- Timestamp nei DEPFET 20 us:
 - background occupancy nominale > 1.5% (fino a 2.5% in un modulo) molto vicino al limite (~ 3%) considerato accettabile per
 - bandwidth dei moduli
 - per la ricostruzione (deterioramento della risoluzione in funzione dell'occupancy, studio gia' fatto in Belle2?)
 - SE il background e' piu' alto si ha inefficienza e peggioramento graduale delle performance.
 - Necessita' di operare i DEPFET in "gated mode" per renderli insensibili durante il passaggio all'IP dei bunches "rumorosi" (in cui si e' iniettato da poco). Passaggio 2 volte nei 20 us di TS ed occupancy 100%
 - Modalita' gated provata su matrici di piccole dimensioni (con laser e fasci) ma solo in simulazione sulle matrici grandi/modulo. Primi prototipi PXD9 (matrici grandi) escono dal processo solo a meta' 2014, un secondo batch a meta' 2015!
 - SE questa modalita' non dovesse realmente funzionare sul sistema finale, PXD e' inutilizzabile per il 20% del tempo macchina.
- Pixel con sparsificazione e timestamp < 1us risolvono questi problemi

SWITCHER sequencing

DHP 0.2 Tests

Data processing

- Inter-chip communication
- Serial link

Un-triggered acquisition, DHP0.2 data loss characteristic as a function of the input data occupancy (C++ and real chip)



Pixel R&D Network Meeting - 27-28 Marzo 2013

35



4

3

3.5







Injection Background and Gated Operation



Continuous injection in superKEKB



Noisy bunches fill the DEPFET matrix with background hits (twice in 20µs integration time)

- -> hit overlay, pattern recognition impossible
- -> saturates bandwidth

May take 4 ms to cool down (as in KEKB)

=> solution: gate ('blind') DEPFET during passage on noisy bunches

H.-G. Moser, BPAC, October 1st, 2012

Pixel R&D Network Meeting - 27-28 Marzo 2013

15

1



Gated Operation



In normal clear operation source top gate drain clear bulk In gated mode the gate is the gate is pulsed p+ p+ n+ n+ not pulsed, negatively Remains attractive for Aninternal gate (repells electrons) electrons The clear is pulsed The clear is pulsed positively n* positively, (attracts electrons from Attracte electrons fro, internal gate and bulk n+ bulk underneath underneath) Suppressed Clear Real Clear Clear Clear ---Int. Gate Int. Gate Selectivity of the Clear Process [R. Richter]

Pixel R&D Network Meeting - 27-28 Marzo 2013

2

"Debolezze" di PXD in Belle2 (II)

- Radiation Damage:
 - TID 12.5 Mrad @ 50 ab-1 + 25% da synchrotron radiation
 - Not neglibigile but tolerable for DEPFET? (check this)
 - Neutroni? Le loro stime attuali quotano 0.8x10^11 n/cm2/yr, ma NON includono l'effetto di e- da coppie che danno un danno equivalente a ~ 1/20 dei n da 1 MeV!
 - Dopo recente iterazione con Hiro Nakayama, responsabile del bckg in Belle2, la loro nuova stima includendo le coppie e' ~2.5x10^12 n/cm2/yr
 "This is much larger than the fluence by real neutrons only, and close to the DEPFET hardware requirement (10¹³ n/cm2 in 10 years)."
 - E' importante capire meglio le loro stime anche per l'applicabilita' dei MAPS.

Alcune considerazioni generali (I)

- Qualunque R&D che vogliamo portare avanti non puo' essere solo finalizzato all'applicazione Belle2 pixel/strip upgrade (che non sono certi e quindi poco difendibili) ma deve poter avere sbocchi su altri fronti (FEL o altro) per poter essere presentato come progetto di R&D in GRV (oltre che eventualmente in GRI, quando diventasse una possibile applicazione per Belle2)
- L'architettura digitale sviluppata (sparsificazione e fast timestamp < 1us) permette l'applicazione con rate fino a ~ 100 MHz/cm2 con buona efficienza del readout.
- I prototipi sviluppati (o in sottomissione) NON sono ancora oggetti finali e la parte periferica richiederebbe ancora parecchio lavoro per essere matura per un esperimento.
 - necessario manpower esperto addizionale su questo item!
 - Per proporli per Belle2 andrebbe creata una collaborazione con gruppi gia' coinvolti in PXD.

Alcune considerazioni generali (II)

- Per la realizzazione di un modulo pixel multichip anche la questione del pixel bus ragionevolmente sottile (0.15% X0?) NON e' ancora risolta.
- Oltre a questi aspetti le diverse tecnologie su cui ci siamo concentrati hanno ancora vari problemi intrinseci non risolti (next slide).
- Altri problemi, capiti, assumo possano essere risolti con lavoro dedicato, con poche iterazioni: comparatore lento, dispersione di gain in 3DTC, dispersione in soglia SuperpixO



In the next 3Dorun (Tezzaron two pixel chips for SuperB Lar larger CMOS MA

Pending Issues on pixel R&D (II)

• <u>Hybrid pixel</u>

- Superpix1 50x50 um pitch in next 3D submission!
- Troppo spessi per Belle2?
- Integrazione verticale con Tmicro permette ulteriori assottigliamenti ?
- Rad hardness adeguata per Belle2
- Se pixel ibridi sottili son acceptabili per Belle2 potrebbe aver senso realizzare "a breve" Superpixos ma anche inserendo un po' di blocchi periferici necessar oer fare un posso attesiore?
 - Aggrega manpower, interesse per altre applicazioni
- <u>SOI</u>
- Nuova tecnologia per noi, ma recenti sviluppi (SOIPIX) Lapis, 0.2 um (ex OKI) la rendono forse piu' solida di prima per problemi di back gate effect, cross-talk e rad hardness

Laver 0 Module Material Budget (X_0) Hvbrid CMOS Striplets Pixel MAPS 0.11-0.21% 0.05% Sensor 0.21%FE-chip+bump bonding 0.14-0.19% Multilayer bus or fanout 0.15-0.30% 0.15%0.15-0.30% Module Support & ground plane 0.09%0.15%0.15%(include cooling for pixels) Total Material Budget (X_0) 0.45%0.55-0.85% 0.35-0.50%

Table 6.2: Layer0 module material budget for the different technologies under evaluation.



Shield transistors from bottom electric field

- Compensate electric field generated by the trapped hole in the BOX.
- Reduce crosstalk between sensors and circuits.

Chip di FE per strip/striplets (I)

- Il chip potrebbe essere potenzialmente interessante anche per altre future applicazioni, visti gli alti rate che permette di sostenere con l'architettura progettata (target 2 MHit/s/strip - LayerO striplets), ma in questo momento non abbiamo un target ovvio!
 - un FE chip di questo tipo potrebbe essere utilizzato in Belle2 per rimpiazzare APV25 per un upgrade di SVD e permettere moduli con readout chip non in zona attiva. MA attualmente non e' previsto un upgrade di SVD e non sarebbe necessario se non ci sono failures degli origami modules.
- Il progetto, sia analogico che digitale, e' in fase avanzata:
 - Chip con canale singolo (layers esterni) gia' sottomesso a Nov 2012 (MI)
 - Design canali veloci (layers interni) a PV-BG.
 - Simulazione ad alto livello dell'architettura readout (BO-PI) completata.
- Per realizzare il prototipo a 64 ch (gia' finanziato) serve cmq parecchio lavoro e dobbiamo decidere se davvero valga la pena di affrontarlo viste le attuali prospettive di utilizzo.
 - I blocchi periferici che si svilupperebbero (o importerebbero dal CERN) in IBM 130 nm, potrebbero essere usati per un eventuale chip di pixel? (Serializzatore o altro)

Chip di FE per strip/striplets (II)

- E se provassimo il prototipo per le strip in 65 nm? (con meno canali, costi?), il lavoro fatto per finalizzare questo prototipo potrebbe essere riusato? Per i pixel a 65nm? Per acquisire esperienza sulla tecnologia?
 - Costo via CERN 65 nm 12 mm2 (area minima) ~ 5kE/mm2
 - Finanziamento attuale 45kE per IBM 130, 16 mm2 (?) ~ 2kE/mm2
- Va valutato se possibile formalmente, visto che l'impegno era su IBM 130nm
- Se invece decidiamo che non vale la pena di fare il prototipo per le strip, ne' 130 nm ne' 65 nm, ha senso pensare di usare quel finanziamento per un primo prototipo Superpix65nm (se ci orientiamo verso questa tecnologia per I pixel per il progetto di GRV?)
- Quale area ci possiamo permettere? Eventualmente aggiungendo altri fondi disponibili?

Tecnologia bus/fanout kapton-Al multilayer & low material

Iniziato sviluppo con CERN con passi fino a 65-70 um.

- 2 prototipi pixel bus multilayer prodotti. In test il II prototipo
- 1 prototipo Fanout 2 layers per striplets disegnato e ordinato
- Pixel bus sottile necessario se vogliamo proporre pixel per Belle2
- Rivalutare le specifiche sapendo che:
 - Lavoriamo triggered
 - Rates forse piu' bassi (no safety?)
 - Power dissipation hybrid pixel vs MAPS
- Fanout multistrato per eventuale modulo strip o striplets per LayerO Belle2 con APV25?





F. Bosi, A.Bernardelli – 4rd SuperB Collaboration Meeting, La Biodola, –June 2, 2012

• Cooling su microtubi con eveporativo (CO2) sarebbe da sviluppare nell'ottica di una possibile applicazione in Belle2, dove un sistema con CO2 e' usato in VXD.

Alcune conclusioni

- Su quale tecnologia ci concentriamo per futuro R&D?
- In questo momento le nostre MAPS singolo layer INMAPS high res o MAPS 3D (doppio layer) low res, pur avendo l'architettura giusta, hanno performance marginali per applicazione in Belle2 e non sono pronte per essere proposte per un upgrade PXD.
- MAPS INMAPS 3D potrebbero risolvere il problema dell'induzione e essere abbastanza rad hard per Belle2.
 - tutto da verificare che siano processabili e quanto costose!
- Quale altra applicazione chiara, oltre all'upgrade di Belle2, per proporre la tecnologia MAPS INMAPS 3D in GRV?
- Se pixel ibridi sottili sono accettabili in Belle2 (quale spessore max e' accettabile? vertical integration con TMICRO permette assottigliamenti ulteriori rispetto a bump-bonding?), lo sviluppo di pixel ibridi a 65 nm offre dei vantaggi sociologici (aggrega manpower), ma e' piu' costoso (~2-3 volte) di quello a 130 nm.
- Se il 65 nm non e' strettamente necessario per le altre applicazioni che vogliamo perseguire in GRV (FEL ?) difficile procedere in questa direzione?





DEPFET-Collab. @ Belle II



Original Collaboration: DEPFET pixel detector @ ILC (since 2002) now: design, deliver and operate the PXD for Belle II

IHEP Beijing, China (Z.A. Liu) Charles University, Prague, Czech Rep. (Z. Dolezal) DESY Hamburg (C. Niebuhr) University of Bonn (N. Wermes, H. Krüger) University of Heidelberg (P. Fischer, I. Peric) University of Giessen (W. Kühn, S. Lange) University of Göttingen (A. Frey) University of Karlsruhe (T. Müller, M. Feindt) Ludw.-Max.-University, Munich (J. Schieck) MPI for Physics, Munich (HG.Moser) Technical University, Munich (S. Paul, A.Knoll) Struct. Biol.Research Center, KEK (S. Wakatsuki) IFJ PAN, Krakow, Poland (M. Rozanska) University of Barcelona, Spain (A. Dieguez) CNM, Barcelona, Spain (E. Cabruja) IFCA Santander, Spain (I. Vila) IFIC, Valencia, Spain (C. Lacasta)

DEPFET@Belle II

Management:

- Project Leader
 C. Kiesling (MPI)
- Technical Coord.
 H.-G. Moser (MPI)
- IB- Board Chair: Z. Dolezal (Prag)
- Integration Coordinator Shuji Tanaka (KEK)

C. Kiesling, PXD-Session, 14th B2GM, KEK, Mar. 4-7, 2013

3

Background in PXD is still evolving





Occupancy and radiation dose not negligible but tolerab

Scale with luminosity => 12.5 Mrad @ 50 1/ab

But: synchrotron radiation still missing!

Moser, B2GM, March 7, 2013







Ladder with highest occupancy



LER: (0.6 +- 0.15 % (essentially in one module, other 0.05%) Misalignment (0.5mm) 0 => 1.0 +- 0.4 %

HER: 0.5 % (more or less uniform)

Again, significant, together with other background just at the limit. **At least the hot spot from the LER should be shielded** Radiation damage: only 1/1000 of photons convert in sensor oxide (adds ~25%) **Preliminary, low statistics**

SWITCHER sequencing

DHP 0.2 Tests

Data processing

- Inter-chip communication
- Serial link

Un-triggered acquisition, DHP0.2 data loss characteristic as a function of the input data occupancy (C++ and real chip)



G. Rizzo

Pixel R&D Network Meeting - 27-28 Marzo 2013

35

4







PXD9 sensor production



																1	
lame 🚽	Duration	, Start 🖕	Finish 🖕	2012 Otr 1	Otr 2	Otr 2	Otr 4	2013 Ota 1	Otr 2	Otr 2	Otr 4	2014	Otr 2	Otr 2	Ote 4	2015	Otr 2
	F20 dave	Mar 00 07 10	5-04.07.14	QUII	Qurz	Qurs	Uli 4		Utr 2	UU S	Uli 4	QULI	Qurz	Qurs	ULI 4	Utri	Utr 2
- PXD9a production	520 days	Mon 09.07.12	Fri 04.07.14			×				_				~			
frontside processing	13 mons	Mon 09.07.12	Fri 05.07.13							1							
metal layers	6 mons	Mon 08.07.13	Fri 20.12.13	<u></u>						<u> </u>		n – E					
thinning	140 days	Mon 23.12.13	Fri 04.07.14	at													
test	4 wks	Mon 23.12.13	Fri 17.01.14								Ì	<u>b</u> 1					
Etching handle wafer	12 wks	Mon 20.01.14	Fri 11.04.14	t st													
Copper layer	12 wks	Mon 14.04.14	Fri 04.07.14										Č				
Pause	7.55 mons	Mon 23.07.12	Mon 18.02.13					1									
PXD9b production	520 days	Tue 19.02.13	Mon 16.02.15					-									
frontside processing	13 mons	Tue 19.02.13	Mon 17.02.14	Ę													
metal layers	6 mons	Tue 18.02.14	Mon 04.08.14	Ĕ) 🕹		_ 1			
thinning	140 days	Tue 05.08.14	Mon 16.02.15	l m													
test	4 wks	Tue 05.08.14	Mon 01.09.14											- č h			
Etching handle wafer	12 wks	Tue 02.09.14	Mon 24.11.14	5 N													
Copper layer	12 wks	Tue 25.11.14	Mon 16.02.15												Ľ		
·	444 1													_		-	



Front end process: Implantation, Dielectrica, Polysilicon (gates) => 90% for first batch, 3 months ahead of schedule

Metal layers: two aluminum layers

 \Rightarrow Very critical in terms of yield

⇒Needs tests of the layout (complex routing, signal propagation): wait for EMCM tests!

Back end process: Thinning & copper deposition

Hans-Günther Moser, B2GM, March 7, 2013

Pixel R&D Network Meeting - 27-28 Marzo 2013

- Striplets (layer 0) and strips (layer 1 to 5) are the baseline option for the SuperB vertex detector
- Very hard (if possible at all) to cope with such a large span of detector capacitances (from 10 pF in the innermost to 70 pF in the outermost layer) and hit rate values (from 1 MHz/strip to 20 kHz/strip) with a single design
- Proposed solution
 - fast readout channel (25 ns to 200 ns peaking time) for low capacitance/high hit rate layers (0 to 3)
 - slow readout channel (from 400 ns to 1 µs peaking time) for high capacitance/low hit rate layers (4 and 5)
- Amplitude information available through local A/D conversion with time over threshold techniques
- Digital readout architecture virtually the same for both readout channels (pipeline depth requirements are less severe for the slow front-end)
- LAYOUT of first FE chip prototype (64 ch fast and slow + auxiliary blocks) is starting (IBM 130 nm). Submission Nov. 2012 with funding 2012 (45 kE sblocco sj PV)

FE chip for Striplets/Strip (Analog) **PV/MI**

	Analog I	FE	simulation	well	advanced:
--	----------	----	------------	------	-----------

- Analog front-end for fast and slow channels simulated
 - the shaping time flexibility [25;200, 400-1000] ns will allow a S/N optimization in the actual background conditions. See table→
- Inefficiency due to pile up evaluated (analog dead time) with nominal & x5 bckg
- Hit time resolution simulated (important) to reduce offline time window and related background occupancy)

Layer	View	Shapin g time	S/N at the start of data taking	S/N in 75 ab-1	S/N in 75 ab-1 x5 bkg	Hit rate/ strip KHz Nominal	Efficienc y Analog Nominal	Efficiency Analog with x5 safety factor
0	1	25	18	18	17	186	0.99	0.96
0	2	25	18	18	17	186	0.99	0.97
1	phi	75	22	21	18	170	0.98	0.92
1	z	75	34	30	21	134	0.98	0.91
2	phi	100	22	21	18	133	0.98	0.90
2	z	100	36	31	21	133	0.98	0.88
3	phi	150	28	23	16	115	0.96	0.82
3	z	150	36	29	19	79	0.98	0.90
4	phi	375	21	19	14	25	0.98	0.92
4	z	375	28	23	15	13	0.99	0.94
5	phi	750	22	20	16	16	0.98	0.89
5	z	750	30	26	19	9	0.99	0.93



FE chip for Striplets/Strip (Digital) PVBO

Strip Chip Architecture Simulations

Conditions:

- Trigger latency 6 us
- **Trigger rate** 200 kHz. (SuperB nominal: 150 kHz)
- Statistics: Tens of ms of operation simulated (\rightarrow millions of hits)
- MC hit rate trimmed to Layer 0 expected rates with x5 S.F.
- **Time stamp resolution**: 30 ns (33 MHz BC clock)

Results:

- ~ 100 % efficiency observed (digital only)
- Trigger buffers optimal depth: **32 hits**
- Logical verification of the architecture **OK**

The Strip/Striplet front-end Chip Diagram



kE – sblocco sj PV)

nm). Submission Nov. 2012 with funding 2012 (45

G. Rizzo

32x32 pixels 50x50 um, 180 nm



INMAPS Chip (5x5 mm²)

32×128 pixels 50×50 um, 3×10.4 mm2, 130 nm





G. Rizzo

Pixel R&D Network Meeting - 27-28 Marzo 2013