

Strip Chip Simulations Update

Filippo Giorgi

20-1-2012

- Sistemati altri bug su architettura, test bench, e programmi di controllo
- Interazione tra le parti corretta anche su lunghi periodi (decine di ms)
- Misure di Efficienza:
 - Chip rate 257.7 MHz ($\sim 2 \text{ MHz} * 128 \text{ Strip}$) sul layer 0
 - Chip rate 97 MHz (760 kHz * 128 Strip) sul layer 1
 - Trigger rate 200 kHz (150 indicati con tendenza a salire)
 - BC 30 ns
 - Latenza trigger 6 us (200 BC)
 - RDclk 10 ns / FastClk 5 ns (x2)

Layer 0

buffer size	16	32	32	64
buffered hits	3.8 M	3.8 M	12.9 M	3.8 M
of which triggered	23363	23363	76850	23363
output triggered hits	14679	23363	76849	23363
triggered hit lost	8684	0	1	0
Efficiency (%)	62.83012	100	99.9987	100

Layer 1

buffer size	8	16	16	32
buffered hits	1.4 M	1.4 M	7 M	7 M
of which triggered	8748	8748	28829	28829
output triggered hits	6788	8748	28825	28829
triggered hit lost	1960	0	4	0
Efficiency (%)	77.59488	100	99.98613	100

Le liste per il controllo incrociato

Lista delle hit che entrano nel buffer

TS	Strip
01	27
01	22
01	112
02	3
02	59

Lista dei trigger che sono stati impartiti

TS	Trig
01	1
02	0
03	0
04	0
05	0

Estraggo la lista delle hit che mi aspetto in uscita

TS	Strip
01	27
01	22
01	112

Lista delle hit in uscita

TS	Strip
01	22
01	112
01	27
..	...
...	...

Controllo incrociato