
## Analog front-end for MAPS and hybrid pixels


A. Manazza<sup>a,c</sup>, L. Ratti<sup>a,c</sup>, G. Traversi<sup>b,c</sup>, S. Zucca<sup>a,c</sup>


<sup>a</sup>Università degli Studi di Pavia <sup>b</sup>Università degli Studi di Bergamo <sup>c</sup>INFN Pavia

VIPIX/SuperB meeting, 24/09/2010

## Front-end design approach











#### New Tezzaron Process Flow using "Near End of Line" TSV



TWEPP-10, Aachen, Germany, 20-24 September 2010

Kholdoun TORKI, CMP, Grenoble, France

26



#### Advantages of "Near End of Line"

- > The process can be done on any wafer from any foundry, provided that BEOL is stopped at Metal4. The post-process for TSV and DBI is independent from the foundry
- > As a consequence, it allows mixing different process nodes 130nm/65nm from different foundries, or any combination like assembling SiGe BiCMOS and CMOS

#### Disadvantage of "Near End of Line"

> The access to the TSV is only possible with a Via from Metal5. That makes long paths and serial resistances through the 5 Vias from the MOS to the TSV

Analog front-end for MAPS and hybrid pixels

## Vincoli e requisiti front-end per MAPS

- > Dimensione matrice: 128x96
- > Dimensione pixel: 50x50um<sup>2</sup>
- > Sensibilità di carica: ≈750mV/fC
- ightharpoonup Corrente per pixel: 20uA ->  $P_{w_{pixel}}$ =30uW ->  $P_{W_{matrice}}$ = 0.384W (1.2W/cm<sup>2</sup>)
- ➤ Tempo di picco: ≈200ns (quali sono i vincoli sulla durata del ripristino del segnale analogico? Per quale carica sono validi?)
- > ENC: 40-50e-@ 350fF
- > Dispersione: 40-50e- dopo la correzione della soglia nel pixel (DAC 3-4bit)
- ➤ Geometria del sensore tipo Apsel5T o Apsel65nm (da verificare con simulazioni MC. Potrebbero esserci vincoli dovuti alla mancanza di MIM in questo run. Dovremo fare le capacità in un altro modo o trovarne altre in libreria).
- > Qualche PMOS, Kill-FF, DAC e circuito di iniezione devono andare nel layer digitale (quanto spazio rimane in questo layer)?

## Vincoli e requisiti front-end per pixel ibridi

- > Dimensione matrice: 32x128
- > Dimensione pixel: 50x50um<sup>2</sup>
- > Sensibilità di carica: ≈50mV/fC
- > Corrente per pixel:  $5uA \rightarrow P_{w \text{ pixel}} = 7.5uW \rightarrow P_{W \text{ matrice}} \approx 30 \text{mW} (0.3 \text{W/cm}^2)$
- ➤ Tempo di picco: ≈200ns (quali sono i vincoli sulla durata del ripristino del segnale analogico? Per quale carica sono validi?)
- Carica/pixel (MPV) ≈ 16000-4000 e-/pixel
- ENC: ≈160e- @ 100fF (S/N=25 per cairca minima ≈ 4000e-)
- Dispersione: ≈80e- dopo la correzione della soglia nel pixel (DAC 3-4bit)
- > Qualche PMOS, Kill-FF, DAC e circuito di iniezione devono andare nel layer digitale (quanto spazio rimane in questo layer)?

## Vincoli, requisiti e domande per entrambi i chip

- > Dimensione dei chip? (la posizione del digitale rispetto alla matrice di pixel è come in Apsel4D e SuperPixO?)
- Quanti pad ci saranno a disposizione? (una lista preliminare per entrambi i chip è da fare considerando che un buon numero di questi, in particolare per la matrice MAPS, servirà per le alimentazioni)
- > C'è spazio e come si porta l'alimentazione attorno ai pixel?
- Quante alimentazioni usiamo? AVDD/DVDD/DVDD\_CORE/VDD\_PAD?
- > Useremo pad ARM?
- > Si deve decidere dove far passare i segnali da un layer all'altro nel pixel.
- Come usiamo i layer per il routing e la distribuzione delle alimentazioni?
- Quale contributo possiamo dare (PV-BG) nel progetto di blocchi di interfaccia matrice/ periferia?
- > Può essere utile avere a disposizione su entrambi i chip una uscita analogica selezionabile con decoder?
- > Chi 'chiude' i chip per la sottomissione?

# Backup Slides

Qin [e-]	t <sub>P</sub> =100ns	t <sub>P</sub> =200ns	t <sub>P</sub> =400ns
16000	1us	1.4us	2us
80000	1.5us	2.1us	4us
160000	1.9us	3us	7us