




Rapporto del Servizio di Elettronica 2018/2019

Componenti del Servizio di Elettronica come da cartellino:

- Paolo Musico (responsabile)
- Massimo Cariello
- Massimiliano Cresta
- Giuseppe Mini' (100% LHCb, fino ad ottobre)
- Saverio Minutoli (100% da ottobre)
- Fabio Pratolongo (referente per la formazione, 50 %)

Principali attività sulle seguenti sigle:


- Jlab12
- DarkSide 20k
- KM3NeT
- CMS



Jlab12 - BDX



Collaborazione con i colleghi genovesi e romani allo sviluppo della scheda di lettura general purpose che potra' essere usata anche in altri contesti:

- Digitalizzatore 250 MHz, 14 bit, 12 canali per SiPM con generazione della Vbias
- Triggerless streaming readout con GbE
- Test con proto BDX@Jlab lo scorso aprile confronto con sistema triggered dimostra l'efficacia della soluzione
- Prodotto appealing anche per altre esigenze (ASTRO)
- Nuova versione in produzione, nuovo prototipo equipaggiato entro fine anno



Jlab12 – GEM Readout


Continuazione del commissioning a Jlab
Installazione delle camere nel supporto finale in estate



DarkSide 20k

Lavoro su nuovo disegno del VETO

- Adozione del rivelatore comune alla TPC (SiPM)
 - necessita' di riprogettazione del front-end con identiche funzionalità, ma diverso alloggiamento
 - collaborazione con tutti i gruppi di lavoro DS per acquisire conoscenza
 - collaborazione con colleghi torinesi per utilizzo loro ASIC
 - studio distribuzione LV, Vbias, controlli
 - inizio disegno esecutivo



Finita produzione per 250 muove CLB (presso EES)

Collaborazione con colleghi per attivare un'altra fornitura di 400 schede (in corso)

Attività QAQC e documentazione (meetings, quality forms, ...)

Integrazione delle stringhe in Sala Grandi Montaggi:

- **Lavori preliminari**
- **Integrazione di una stringa**
- **Nuove stringhe previste da settembre**
- **Lavoro di setup macchina per saldatura automatica contenitore PVC**



CMS

Inizio collaborazione con gruppo di TORINO per sviluppo elettronica relative a rivelatori UFSD e chip VLSI dedicati

Scheda alloggiamento rivelatore in corso di studio con nuovo CAD

Richiesta dai gruppi di partecipare attivamente allo sviluppo di schede relative a questi detectors.



CAD Elettronico

Problema di accesso al CAD elettronico CADENCE a livello INFN Italia
Coordinamento a livello nazionale per migrare su sistemi equivalenti

Tre alternative individuate:

- Synopsys: solo per chip design
- Mentor: chip & system design (PCB + FPGA + ...)
- Altium: PCB design

ALTIUM già utilizzato da Atlas per compatibilità con collaboratori stranieri

Il Servizio si sta orientando all' utilizzo di MENTOR:

- Comprende strumenti già utilizzati (QuestaSim, HyperLynx)
- E' adottato in altre sezioni INFN
- Il flusso PCB comprende anche simulazione di scheda
- Ha funzionalità di alto livello (come Cadence)

Necessità di tempo e istruzione