



LePIX: richiesta 2009




Sviluppo di rivelatori monolitici **veloci e rad hard**
per applicazioni a SLHC e futuri colliders:

- ✓ collaborazione CERN - IBM
INFN
IReS Strasburgo
- ✓ sottomesso un PRIN (BA, PD-capofila, PG, PR, TO)
- ✓ attività' preliminare nel 2009
RICHIESTA 10 keu CONSUMI 2009 per sottomissione chip
- ✓ proposta GR V dal 2010: TO (capofila), BA, BO, PD



- Si utilizza un processo **CMOS commerciale** (90 nm), prodotto su wafer a moderata resistività
- A differenza che nei MAPS la raccolta di carica avviene per **deriva** con spessore della regione di **svuotamento dell'ordine di 30 micron**
- Lettura segnale con risoluzione temporale adeguata ad applicazioni di tracking e bassa potenza dissipata
- Principale vantaggio: abbattimento dei costi di produzione su vasta scala (una moderna fonderia può produrre **20 m²** di sensori al giorno)





Situazione e ruoli principali delle Sezioni



- Attività già parzialmente avviata. Iniziale partecipazione “esplorativa” nel 2009
- Obiettivo: sottomettere un primo prototipo alla fonderia al piu’ presto (sottomissioni possibili ogni tre mesi, prima data utile ottobre 2009) per dimostrare i principi di funzionamento di base
- Nella prima sottomissione:
 - Matrici di diodi con read-out seriale compatibile con DAQ esistenti
 - Matrici con elettronica di front-end completa e parte digitale semplificata.
- Seconda fase: prototipo con architettura digitale più elaborata.

RUOLI INFN:

- Torino: Sviluppo elettronica front-end, schemi lettura e trasmissione dati
- Bari e Bologna: Sviluppo elettronica digitale on chip e compressione dati
- Padova: caratterizzazione dei sensori e studio della radiation hardness