



Istituto Nazionale di
Fisica Nucleare
*Italian National Institute
for Nuclear Physics*




**Progetto APE:
prospettive del supercalcolo INFN nell'ambito
della fisica teorica**

**Piero Vicini
INFN - Roma**

HPC e simulazioni scientifiche: alcuni fatti...(1)


- Computer e problemi di fisica (teorica, applicata,...)
 - Eccezionale rilevanza scientifica
 - "Overlap" virtuoso tra ricerca di base e ricerca tecnologica/applicata
 - Formidabile "technology driver"
 - I risultati ottenibili possono giustificare corposi investimenti economici e tecnologici
 - **Purtroppo non ovunque...**

**Application Area / Performance
June 2008**



TOP500 List - June 2008 (1-100)

**Countries Share Over Time
1993-2008**



Applicazioni numeriche "large scale"

- Applicazioni numeriche "large-scale"
 - Richieste non-comuni di potenza computazionale e memoria (I/O, storage,...)
 - Necessitano di architetture di calcolo parallele, "scalabili" ad alte prestazioni e che mostrino alta efficienza computazionale su classi di applicazioni specifiche: spesso piattaforme "dedicate"
- Astrofisica e Fisica del plasma
 - Oggi: 70-100 TF/s, 201x: >500 TFs/s
 - Architettura dedicata: Grape (Japan/Europe)
- High-Energy Physics (LQCD)
 - Oggi: 10-50 TF/s, stime per il 201x: 500-1000 TFs/s
 - Architettura dedicata: APE , QCDOC(USA/UK)
- Climatologia, Earth sciences
 - Oggi: 10-30 TF/s, 201x: alcuni progetti per 200-300 TF/s di potenza aggregata
 - Earth Simulator (Japan)
- Life Sciences (molecular dynamics, protein folding, in silico drug design,...)
 - N*Petaflops
 - IBM Blue/Gene (USA)
-

Priorita' tematiche per HPC in Europa
(Scientific Case HET Task Force)



HPC e simulazioni scientifiche: alcuni fatti...(2)

Making a Case for a Green500 List*

Sushant Sharma¹, Chung-Hsing Hsu¹, and Wu-chun Feng²

¹Los Alamos National Laboratory
Advanced Computing Lab.
Los Alamos, NM 87545 USA
{sushant, chunghsu}@lanl.gov

²Virginia Polytechnic Institute and State University
Dept. of Computer Science
Blacksburg, VA 24061 USA
feng@cs.vt.edu



tenere conto di:

- #flops/W , #flops/m³(raci
- Per una macchina d
 - Ogni extra Eu
 - Ogni extra W
- Reliability (Affidabilita').
 - Macchina da 1 Pflop
- software tools innovativi p



June 2008 : 1-100

The Green500 list uses measured power of the system if available, otherwise the peak power of the system is used. Systems where peak power was used are represented in "gray", while systems where measured power was used are represented in "black".

[back](#)

[next](#)

Green500 Rank	MFLOPS/W	Site*	Computer*	Total Power (kW)	TOP500 Rank*
1	488.14	IBM Germany	BladeCenter QS22 Cluster, PowerXCell 8i 3.2 Ghz, Infiniband	22.76	324
1	488.14	Fraunhofer ITWM	BladeCenter QS22 Cluster, PowerXCell 8i 3.2 Ghz, Infiniband	18.97	464
3	437.43	DOE/NNSA/LANL	BladeCenter QS22/LS21 Cluster, PowerXCell 8i 3.2 Ghz / Opteron DC 1.8 GHz , Voltaire Infiniband	2345.50	1
4	371.75	Argonne National Laboratory	Blue Gene/P Solution	31.50	304
4	371.75	Dublin Institute for Advanced Studies/ICHEC	Blue Gene/P Solution	31.50	305
4	371.75	Science and Technology Facilities Council - Daresbury Laboratory	Blue Gene/P Solution	31.50	306
7	371.67	RZG/Max-Planck-Gesellschaft MPI/IPP	Blue Gene/P Solution	94.50	52
7	371.67	Stony Brook/BNL, New York Center for Computational Sciences	Blue Gene/P Solution	63.00	75

- Si realizza la convergenza tra
 - Sistemi low power , alta €
 - Good news!!! Per i sistem



La LQCD e' (ancora) un'applicazione "challenging"

Theory keeps up...

- lattice QCD can reach the O(1%) precision goal in time
- some progress for inclusive techniques for SL B decays
- non-leptonic B decays are more problematic





Measurement	Hadronic Parameter	Present Error	6 TFlops	60 TFlops	1-10 PFlops (Year 2015)
$K \rightarrow \pi l \nu$	$f_{\pm}^{K\pi}(0)$	0.9 %	0.7 %	0.4 %	< 0.1 %
ε_K	\hat{B}_K	11 %	5 %	3 %	1 %
$B \rightarrow l \nu$	f_B	14 %	3.5-4.5 %	2.5-4.0 %	1.0-1.5 %
Δm_d	$f_{B_s} \sqrt{B_{B_s}}$	13 %	4-5 %	3-4 %	1-1.5 %
$\Delta m_d / \Delta m_s$	ξ	5 %	3 %	1.5-2 %	0.5-0.8 %
$B \rightarrow D/D^* l \nu$	$\mathcal{F}_{B \rightarrow D/D^*}$	4 %	2 %	1.2 %	0.5 %
$B \rightarrow \pi/\rho l \nu$	$f_{\pm}^{B\pi}, \dots$	11 %	5.5-6.5 %	4-5 %	2-3 %
$B \rightarrow K^*/\rho(\gamma, l^+ l^-)$	$T_1^{B \rightarrow K^*/\rho}$	13 %	—	—	3-4 %

V. Lubicz,
4th SuperB
Workshop
and
SuperB
CDR



Progetto APE e IPs

- Progetto APE e' un'attivita' di ricerca scientifica e tecnologica
- Ha sviluppato prodotti di rilevanza scientifica ed industriale
 - Sistemi di calcolo "massivamente paralleli" per applicazioni numeriche "computing intensive" per la fisica
 - APE1, APE100, APEmille, apeNEXT
 - Network d'interconnessione per PC Cluster
 - ApeNet
- Le nostre "Intellectual Properties":
 - Processori VLIW con Floating Point unit efficienti per calcoli su dataset complessi/reali (1 MAC per ciclo di macchina)
 - Rete d'interconnessione "3D torus", ad alta efficienza e bassa latenza
 - Sistemi densi caratterizzati da elevato parallelismo e bassa frequenza di clock, elevato rapporto flops/m³, flops/W, flops/\$
 - Compilatori ottimizzanti per linguaggi di programmazione standard e dedicati




Le quattro generazioni di APE

	APE (1988)	APE100 (1993)	APEmille (1999)	apeNEXT (2004)
Architettura	SIMD	SIMD	SIMD	SIMD++
# nodi	16	2048	2048	4096
Topologia	flexible 1D	rigid 3D	flexible 3D	flexible 3D
Memoria	256 MB	8 GB	64 GB	1 TB
# registri (w.size)	64 (x32)	128 (x32)	512 (x32)	512 (x64)
frequenza	8 MHz	25 MHz	66 MHz	200 MHz
Potenza aggregata	1 GFlops	100 GFlops	1 TFlops	7 TFlops

- Note:
 - Con APE100 sviluppo VLSI del processore
 - Da APEmille la collaborazione diventa internazionale (IT + DE + FR)
 - Low clock -> Low Power -> Many processor per volume
 - Architettura SIMD(++) e 3D Mesh network motivate dall'applicazione




Da APE1 ad apeNEXT



APE1 (1988) 1GF



APE100 (1992) 25GF, SP, REAL



APEmille (1999) 128GF, SP, Complex



apeNEXT (2004) 800GF, DP, Complex



apeNEXT computing centre

- “Laboratorio di Calcolo apeNEXT”
 - Sito d’installazione centralizzato per sistemi apeNEXT
 - 12 Tflops di peak performances aggregata.
 - 13 Sistemi “Torre” INFN
 - 2 Sistemi “Torre” Orsay
 - ~30 TB disk storage
 - 5+1 technical support staff
 - Operativo da Febbraio 2006
 - Occupazione media maggiore del 90% delle risorse



Impatto sociale di APE

- Impatto scientifico, tecnologico e sociale:
 - APE e' una delle piattaforme di riferimento per la comunita' scientifica internazionale della LQCD.
 - Efficiente anche nei seguenti campi di ricerca:
 - fenomeni turbolenti, statistical mechanics e sistemi complessi, biologia quantitativa
 - Opportunita' strategica per far crescere industrie nazionali ed Europee
 - Eurotech, sistemi embedded + HPC
 - Nuova divisione HPC, espansione di mercato, visibilita' internazionale
 - QSW -> reti per PC Cluster
 - Training, disseminazione e creazione di "spin-off"
 - AtmelRoma/Ipittec (DSP architecture)
 - Nergal (Advanced HW/SW Service company)
 - Digital Video (SW per animazione)
 - Venere (servizi per turismo)



What's next after apeNEXT?: scenario

- Oggi (www.top500.org):
 - IBM Blue/Gene ("simile" ad APE), $N \times 100$ TFlops
 - 2005: Versione L
 - Fine 2007: Versione P, 1 Petaflops/290K processori
 - Clusters: $N \times 10$ TFlops



BlueGeneL : 65000 Nodi **dual-core**, 280 TF sust.

- Futuro (2011 e oltre):
 - USA: IBM, Blue/Gene evolution (Q), $N \times$ Petaflops
 - Japan: NEC/Hitachi/University e Fujitsu:
 - due progetti, 3 Petaflops per biotech e nanotech, silicio custom, rete di interconnessione dedicata (anche ottica)





BlueGeneP : 32 nodi **quad-core**, 460 GF/board.

La "concorrenza"

i.e. "When I'll grow up I will be the IBM..."

- Blue Gene e' molto simile ad apeNEXT
 - Basato su QCDOC: un supercomputer dedicato per LQCD sviluppato in ambito accademico (Columbia Univ.)
 - E' solo marginalmente piu' veloce
 - Mostra (ovviamente!) valori dei parametri di sistema (Flops/W) simili ad APE



- Differenze sostanziali nell'investimento:
 - >100M\$ di fondi governativi per Blue/Gene , 2.5 MEuro (INFN+Desy) per apeNEXT
 - ? Anni/uomo per Blue/Gene
 - 20 Anni/uomo per apeNEXT
 - molti dei quali borsisti, ricercatori (precari), studenti

Progetto APE nel futuro immediato

- Due linee di ricerca complementari (e sinergiche) sono attive:
 - Network custom per PC (short term development)
 - ***apeNET+***: RM1, RM2 (PC Cluster)
 - ***AURORA***: Progetto industriale (EUROTECH) in collaborazione con MIB,FE,PR. Fondi PAT (Prov. Trento).
 - Commodities INTEL + 3D Torus network)
 - Realizzazione di sistemi di calcolo scalabili a decine di Teraflops per armadio, basati su processori multi-tile custom caratterizzati da basso consumo ed alte prestazioni, con rete di interconnessione 3D torus integrata (medium-long term development)
 - ***PetApe***: RM1, RM2 + partner accademici europei, partner industriali



3D Torus per PC cluster



- Reti 3D punto-punto toroidali sono adatte per molte applicazioni scientifiche caratterizzate nei loro kernels da localita' ed omogeneita' (DDHMC, GROMACS, Gadget2)
- E' scalabile, modulare e "cost effective" (in grandi volumi)
 - Non serve hardware aggiuntivo (switch,...)
- Bassi costi non ricorrenti di sviluppo e minimo "time to market"
 - Utilizzo di hardware "commodities"
- Update di macchina economico ed efficiente
- ma le macchine custom sono ancora un fattore 10 meglio.....

System Parameters (32TeraMotherboard+ system)	APE (32 TMB+)		PC Cluster
	f=300MHz	f=500MHz	
Single Tile Performances(Gflops)	3	5	--
Multi-Tile Performances (Gflops)	24	40	200
Rack Performances (Tflops)	24	40	25.6
Rack Consumption (kW)	11.9	19.9	32
W/Gflops (Peak)	0.50	0.50	1.25
Computing Efficiency (QCD)	0.75		0.20
W/Gflops Sustained	0.66	0.66	6.25



apeNET+

- Basato su apeNET + network processor DNP (sviluppo INFN in ambito EU SHAPES) sulla PLD di nuova generazione
- Bandwidth piu' alta sull'interfaccia locale
 - Da PCI-X a PCI Express x8 (2-4 GB/s)
- 6 link indipendenti full-bidir point-to-point
 - Attuale bandwidth 6Gb/s per canale bandwidth
 - Upgrade a 30Gb/s con SerDes integrati sulla PLD
- Nuovi connettori e cavi
- 2009-> sistema da 32 PC 1U in un singolo rack
 - Dual quad/Octal core per 100-200 GFlop each
 - 3-6 Tflops/rack, 16 KW TDP, 200-230 KEuro



AURORA

Progetto industriale (EUROTECH driven)

INFN (MIB,FE,PR) collabora allo sviluppo del firmware della rete 3D integrata nella PLD

The Aurora Project


As for QPACE, Aurora project aims to use new generation of commodity processors: the low-power multi-core processors of Intel.

Key elements:

- low power chip $\approx 80W$
- ≈ 100 GFlops DP peak per chip
- large cache 24MB per chip reducing requirements for network systems
- (more) standard programmability
- **out-of-order execution**
- **less control of the cache**

Performance for the Dirac operator is estimated $\approx 25\%$ of peak.

Aurora is the poor man's QPACE: INFN + Italian Universities + Eurotech
... not yet approved, many details to be settled ...




Differenze tra apeNET e AURORA

- AURORA e apeNET+ condividono area di applicazione, target, architettura..
- *Caratteristiche tecniche comuni...*
 - Interfaccia PCI Express con il processore (INTEL) multi-core
 - 3D Torus network per interconnessione processore-processore integrato su componenti programmabili di nuova generazione (ALTERA Stratix4 GX)
- *... e differenze principali:*
 - Sistemi AURORA sono molto densi ma non particolarmente economici...
 - componentistica non standard (elettronica della motherboard, interconnessione tramite backplane), sistema di cooling complesso, unico fornitore (EUROTECH)
 - PC Cluster basati su apeNET+ sono facilmente upgradabili, piu' potenti, "(almost) general purpose" , cost effective
 - 30 Gb/s per canale vs 10 Gb/s
 - basato su un network processor evoluto (auto-routing, fault tolerant, banco di memoria locale per gestione indirizzamento RDMA,...). AURORA e' basato su network processor piu' "primitivo" (comunicazioni destra-sinistra)
 - Update di sistema e' sempre a costo minimo con guadagno di performances garantito



La prossima generazione: PetApe



ApOtto


- Multi-tile (8) processor (@45 nm)
 - 8 RISC+VLIW_FP Core + DNP
 - Complex MAC single Precision
 - Real MAC Double precision
 - Network gerarchica basata su DNP
 - On-chip – on-tile memory buffers:
 - Multiport RF
 - 128 KB mem (DDM)
 - 1 (up to 4) Gb of local memory bank per singola tile (DXM)
- Performances:
 - 40 Gflops peak (@500MHz)
 - Potenza: 10W
 - Die size < 40 mm²

FPU operation	FP word	Word size (bits)	Flop per cycle	Computing Power (Gflops) @ 500 MHz
MAC	V2S	2 × 40	4	2
MAC	C2S	2 × 40	8	4
MAC	D	64	2	1




PetAPE System integration




- Sistemi da 1024 ApOtto interconnessi via 3d Torus
 - **Modul8+**: 12cm x 4cm (L x H), 18W
 - **TeraMoth+**: 32 Modul8+, 1.3 Tflops, 700W
 - **System rack**:
 - 32 TeraMoth+, 40 Tflops, “stackable” assembly
 - 20KW, air-cooled system 1 m³/s total air-flow
- Costi:
 - 200 KEuro per sistema, 5MEuro per Petaflops
 - NRE < 3 MEuro



Modul8+ upper side



Modul8+ motherboard side



PetAPE Collaboration

- INFN Roma 1, INFN Roma 2 APE group
 - apeNET development collaboration, technological and scientific staff
- SHAPES Partnership
 - ATMEL Roma, shares with INFN interests and people...
 - UniRoma1, Dipartimento Ing. Elettronica, Prof. Olivieri e Trifiletti
 - Silicon BackEnd (Floorplan, Synthesys and P&R) Chip testability experts
 - Access to ST advanced (65-45 nm) sub-nano silicon technology
 - ST (Grenoble)+ Universita' di Cagliari, Dip. Ingegneria Elettronica Prof. Raffo
 - SPIDERGON NoC Architecture
 - ETHZ Zurich, Prof. Thiele
 - coarse grain parallelism and automatic mapping /scheduling
 - TIMA and THALES
 - HDS (Hardware dependant software) e RTOS integration
 - TARGET Compiler Tech.
 - Retargetable Compilers: fine grain parallelism
 - RWTH Aachen Univ. –
 - Fast Simulation of Heterogeneous Multi Proc. Systems (SystemC)



PetApe cost (NRE + Mass Production)

Previsione di spesa per NRE macchina custom (cifre in KEuro)					
	Anno 1	Anno 2	Anno 3	Totale	Totale progetto per classe attivita'
Sviluppo ASIC					
Acquisizione Tools (HW + SW)	100			100	
ASIC MASK			150	150	
Supporto di fonderia	50	50		100	
Produzione e test ASIC (40 protos)			75	75	
Front_End Senior Engineer (3 anni uomo)	70	70	70	210	
Backend Senior Eng. (2 anni uomo)	70	70		140	
Totale NRE ASIC					775
Sviluppo sistema					
NRE Elettronica (PB, Module)		100	100	200	
NRE Rack (+ P roto)		100	50	150	
Totale sviluppo sistema					350
Software					
Acquisizione SW tools	50	50	50	150	
Costi per personale aggiuntivo (5 anni uomo)	100	100	50	250	
Totale Software					400
INFN Ri cercatori junior					
6 ricercatori * 3 anni	180	200	220	600	
Totale personale aggiuntivo INFN					600
Totale progetto per anno	620	740	765		
Totale progetto					2125

ST 45 nm shuttle cost = 10 KEuro/mm²

Senior engineer chip RTL design e test
1 back-end expert (chipdesign phase only)

Engineering (outsourcing...)

CAD/Simulator Licenses

Compiler, OS, libraries etc (NO outsourcing)

VHDL and HW/SW and SYSTEM design

Costo sistema in produzione (1024 nodi, 32 TFlops)			
	Numero sista'	Costo unitario (Euro)	Totale (Euro)
Processore	1024	10	10240
Memoria, 4Gb chip	9216	2	18432
Modulo processore	1024	40	40960
PB	32	1600	51200
Rack	1	36000	36000
Costo Totale sistema (Euro)			156832
Costo per GFlops (Euro)			4.79



"PetApe PetaFlop center"

i.e. con APE i costi di sviluppo sono gratis....

Scenario II		GCS	
Low power hardware (BG/P, Cell)		Gauss Centre for Supercomputing	
Assuming a time frame of 5 years (2009-2013) and full cost model			
Investment:			
• Petaflop hardware:	110 M€	}	160 M€
• Data storage (20 PB tape, 2 PB disk):	25 M€		
• Building incl. cooling facilities:	25 M€		
Operating (5 years):			
• Power (low power hardware 2 MW)	10 M€	}	15 M€
• Cooling (assume factor 0.5)	5 M€		
Staff (5 years, minimal number of staff):			
• Operating (15 FTE)	8 M€	}	20 M€
• Support (25 FTE)	12 M€		
Total cost			195 M€

PetApe HW = 5MEuro

PetApe Infrastructure = 1.5 MEuro

PetApe Support = 6 Persone



Roadmap Aurora, PetApe&apeNET

• *Se correttamente finanziati.....*

•apeNET+ & PetAPE Roadmap

- Q4 2009: APENET+ 6 TFlops rack
- Q4 2010: APENET+ 100 TFlops system
- Q3 2010: APOTTO Protos
- Q2 2011: PetApe Boards
- Q4 2011: Pet-Ape 32 TFlops rack
- Q4 2012: Pet-Ape 1 PFlops system

•AURORA Roadmap

- Q2 2009: Prototipo di scheda con processore di I generazione
- Q2 2010: Sistema (piccolo) multi-nodo con processori di II generazione
- Q2 2011: Sistema (rack) multi-nodo completo
- Q(?) 2012: PetaFlops system



"...alla fine ne rimarrà soltanto uno" ? (Highlander...)

- Aprile 2008-Commissione di Referees su Super Calcolo (Parisi, Fucci, Santangelo)
 - "La commissione considera un segno di grande vitalità scientifica la presentazione di due proposte d'ottimo livello per la costruzione di supercalcolatori. Ritiene importante per l'Ente continuare ad effettuare ricerca in questo campo d'avanguardia, sia per il valore formativo che per le ricadute di vario tipo nel mondo produttivo italiano. Le decisioni dovrebbero essere prese non solo tenendo conto della mera convenienza finanziaria per l'Ente, ma anche di una prospettiva culturale a lungo termine."
- Ma ci sono pochi soldi...
 - "...Nonostante il grande interesse tecnologico del progetto del gruppo APE, non ci sentiamo di raccomandare fin da adesso un impegno di 9 (*in realta' 6*) Milioni di Euro ... ma pensiamo che la proposta del gruppo APE (*petApe*) contenga notevoli punti d'interesse scientifico e tecnologico..."
- E quindi...
 - "...Per quanto riguarda il progetto AURORA si raccomanda di decidere di finanziare la prima parte del progetto, lasciando ad una verifica da fare il prossimo anno la decisione intermedia di costruire una macchina da 130 Tflop..."
 - "... La costruzione di una macchina a 40 bit (*PetApe e' a 40 bit + supporto HW per DP*), se giustificata dal programma scientifico, sarebbe molto interessante anche perché sarebbe più economica (e in generale più leggera) di circa un fattore 2 rispetto alle macchine a 64 bit, allargando quindi di un fattore significativo il vantaggio di una macchina custom rispetto a processori commerciali."
 - "... In ogni caso proponiamo all'ente di approvare fin da adesso il progetto Apenet+ del gruppo APE per la costruzione di un prototipo di cluster a quattro nodi per lo studio delle comunicazioni con il finanziamento richiesto 390K euro, perché riteniamo che l'estrazione di by-products da questi progetti di ricerca dovrebbe essere sempre incoraggiata ad ogni stadio..."



Note dolenti...

- Decisioni immediate del management
 - Indicazione di una linea scientifica e di sviluppo certa e conseguente supporto da parte dell'INFN
 - E' un attivita' strategica per l'INFN?
- Finanziamenti adeguati a fronte di richieste in linea con l'evidente momento di crisi
 - Preventivo 2009 pari a 650 KEuro (prototipo low-cost del chip).
 - Ricevuti 200 Keuro (non poco ma chiaramente insufficienti)
 - Si accumulano ritardi e si rischia di andare "fuori mercato"
 - Si perdono co-finanziamenti importanti (overlap con progetti EU)
 - Si perde di credibilita' verso altri enti interessati a co-finanziare sviluppi di questo tipo
- Opportunita' di contratti per giovani ricercatori
 - Come reclutare e mantenere il know-how tecnologico e scientifico dei nostri giovani e "brillanti" ricercatori da noi formati con le precedenti attivita' di sviluppo APE?
- Nel frattempo:
 - Partecipazione a call Europee (Massive Parallel Computing, Aprile 2009)
 - Contatti con Finmeccanica, ST e Regione Lazio



Conclusioni

- APE
 - 4 generazioni di supercomputer paralleli; architettura valida per una ampia classe di simulazioni scientifiche; know-how scientifico/tecnologico/ingegneristico
- L'esigenza scientifica...
 - Necessita' di nuove architetture di calcolo (ed interesse ad usarle) in campi di ricerca che hanno problemi di simulazione di taglia grande
- Nell'immediato futuro il limite tecnologico "rinormalizza" la competizione...
 - non e' piu' possibile spingere sull'acceleratore della frequenza di clock...
 - nuove idee architetture (multi-tile) e nuovi approcci ingegneristici;
 - nuovi modelli di programmazione e strumenti software adeguati;
- ... e le "buone idee" possono prevalere sulla tecnologia di "forza bruta" ...
... ***purche' il nostro management garantisca il massimo supporto "politico" ed il necessario funding***

